PATENT ABSTRACTS OF JAPAN

(11)Publication number:

03-013949

(43) Date of publication of application: 22.01.1991

(51)Int.CI.

G03F 7/26 G03F 7/00 H01L 21/027

(21)Application number: 01-148459

(71)Applicant:

OKI ELECTRIC IND CO LTD

(22)Date of filing:

13.06.1989

(72)Inventor:

ITOU YASUE

(54) RESIST PATTERN FORMING METHOD

(57) Abstract:

PURPOSE: To form a resist pattern having satisfactory etching resistance at a low cost by coating a pattern of a first resist with a second resist having higher etching resistance than the first resist and by removing the first resist.

CONSTITUTION: A film 2 of SiO2, etc., to be etched is formed on an Si semiconductor substrate 1 and coated with a first resist 3 such as polymethyl methacrylate. This resist 3 is exposed through a pattern reverse to a desired pattern and developed. The substrate 1 with a formed first resist pattern 4 is thickly coated with a second resist 5 such as novolak resin and the resist 5 on the pattern 4 is removed with a prescribed etching device. Dry etching is continued with the device until the pattern 4 and an interlayer 6 are removed to give a reversal pattern 7 as a second resist pattern. The film 2 is then patterned by further etching and the pattern 7 is removed.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2000 Japan Patent Office

	•		
	•		

⑩ 公 開 特 許 公 報 (A) 平3-13949

®Int. Cl. ⁵

識別記号

庁内整理番号

3公開 平成3年(1991)1月22日

G 03 F 7/26 7/00 H 01 L 21/027 5 1 1 7124-2H

7124-2H 7124-2H

2104-5F 2104-5F

H 01 L 21/30

361 S Z

審査請求 未請求 請求項の数 1 (全4頁)

60発明の名称

レジストパターンの形成方法

②特 願 平1-148459

20出 願 平1(1989)6月13日

仰発 明 者

更 東

康恵

東京都港区虎ノ門1丁目7番12号 沖電気工業株式会社内

⑦出 願 人 沖電気工業株式会社

東京都港区虎ノ門1丁目7番12号

個代 理 人 弁理士 菊池 弘

明 福 書

1. 発明の名称

レジストパターンの形成方法

2. 特許請求の範囲

半導体券板上の被加工膜のパターン形成時にマスクとなるレジストパターンの形成方法において、上記被加工膜上に高解像力を有する第1レジストを塗布した後、これをパターニングして、第1レジストパターンを形成する工程と、

上記第1レジストパターン上に、上記第1レジストより耐エッチング性の高い第2レジストを、 表面の平坦性が上記第1レジストパターンを含む 下地形状に影響されない程度に厚く塗布する工程 と、

しかる後、上記・第 1 レジストバターンより上の上記第 2 レジストをエッチング除去し、引き続き、上記第 2 レジストより耐エッチング性が低い上記第 1 レジストパターンをエッチング除去し、上記第 2 レジストによる上記第 1 レジストパターンの反転パターンを形成する工程とを含むことを特徴

とするレジストパターンの形成方法。

3. 発明の詳細な説明 -

〔産業上の利用分野〕

本発明はレジストバターンの形成方法に関する。
(従来の技術)

従来、この種のレジストパターン形成方法を含む半導体膜のパターニング方法について第3図により述べる。 尚、第3図は工程断面図を示す。

先ず、半導体基板 2 1 上に被加工膜 2 2 を蒸着等により堆積させ、この上にレジスト 2 3 を譲腹に堕布する(第 3 図 a)。

次に、上記レジスト23に、図示略すマスクバターンをマスクとして紫外光を照射し、レジスト23を露光させ、これを現像処理し、所定のレジストバターン24に形成する(第3図b)。

その後、レジストバターン24をマスクとして 溶剤を用いるウェットエッチングやガスを用いる ドライエッチングにより被加工膜22をパターン 化する(第3回c)。

最後に、不要となったレジストパターン24を、

剝離液等を用いて全面除去することにより半導体 基板 2 1 上に、被加工膜 2 2 の所望のパターンを 得ていた(第 3 図 d)。

ところで、上述したレジスト23のパターンは、 半導体回路の集積度向上及び性能向上の要求から ますます微和化が進んでいる。このため、使用す るレジスト23は解像力の高いものが求められ、 レジスト23へのパターン露光工程においても短 被長光を用いる技術や電子ピーム、X線或いはエ キシマレーザを用いる技術が研究・開発されてい

(発明が解決しようとする課題)

然し乍ら、上述した従来方法における高解像力を有するレジスト23は、被加工膜22のドライ又はウェットエッチング処理に対してエッチング 耐性が低いため、エッチング処理時にレジストバターン24のバターン寸法が変動し、被加工膜22 に正確なパターンが形成できないという問題点があった。

勿論、レジスト23のエッチング耐性を向上さ

厚く蟹布する工程と、しかる後、上記第1レジストをエッチとの上記第2レジストをエッチェク除去し、引き続き、上記第2レジストより耐エッチング除去し、上記第2レジストによる上記第1レジストによる上記第1レジストパターンを形成する工程とを含むものである。

〔作 用〕

本発明においては、第1レジストは高解像力を 有するので、微細バターンが容易に形成される。 そして、その微相な第1レジストルターンが形成され、被加工膜のエッチングでスクとなる第2レジストは、耐エッチング性が高いので、被加工膜のエッチング性のよいがある。 いつで、被加工度のようないのではおけるパターンが得られる。

(実施例)

本発明方法に係わる一実施例を第 1. 図及び第 2 図に基づいて説明する。尚、第 1 図は形成工程断 せるため、レジストバターン24全面に紫外光等を照射して表面を硬化させる方法(UVキュア法)等が提案されているが、レジストパターン24のエッチング耐性を充分に向上させるに至っていないばかりか、UVキュアのための複雑な装置が必要となり、設備コストが満張るという問題点があった。


本発明の目的は、上述の問題点に鑑み、低コストでエッチング耐性の良好なレジストバターンの 形成方法を提供するものである。

(課題を解決するための手段)

面図、第2図は耐ドライエッチング性の特性図で ある。

先ず、半導体Si 基板 1 上に、例えばSi 0 1 等の被加工膜 2 を、スパッタリング法等により約8000~15000 人厚形成する。その後、この被加工膜 2 上に、第 1 レジスト 3 として、例えば高解像力を有し低耐ドライエッチング性を有するポジ型電子線用レジストのポリメチルメタクリレートPRMA (長間を業製)を、スピンコートし、約 1 8 0 でのより 1 を 2 0 秒間ベークを行ない、約5000~10000 人厚程度の薄膜に形成する (第 1 図 a)。

次に、上記第 1 レジスト 3 に、加速電圧 2 0 KV の電子線を約 5 0 mとではのドーズ 量で 照射した 水ケーン の反転 がいて スターン の反転 光する。 統いて マロロベン に の で で 例えば 3 に 布 釈 間 浸 す こ ストック 現 像 で に より 現 像 処理 し、 その 後、 キシレンで リンストパターン 4 を で ない、電子線による第 1 レジストパターン 4 を



第 3 図

. . . .

形成する (第1図b)。

しかる後、C.F.ガスをCBF.ガスとの混合比が 5:1の混合ガス雰囲気中で、2.2 KWの出力を有 する平行平板型アノードカップルエッチング装置 を用いて、第1レジストバターン 4 上の第2 レジ

4. 図面の簡単な説明

第1図及び第2図は本発明に係わる実施例を示すもので、第1図は形成工程断面図、第2図はドライエッチング耐性の特性図、第3図は従来方法の工程断面図である。

スト5を全面エッチング除去する(第1図 d)。

引き焼き、CzP・ガスとCBP * ガスとの混合ガス中で同装置によりドライエッチングを行なう。このとき、第2回に示す如く、第1レジストパターン4及びインターレイヤー6は、第2レジスト5より耐ドライエッチング性が低いので、第1レジストパターン4及びインターレイヤー6はエッチング除去され、第1レジストパターン7が形成される(第1回e)。

その後、更に、ドライエッチングを続けることにより第 2 レジストパターン 7 をマスクとして 被加工膜 2 はエッチングされ、パターン化される(第 1 図 「)。

最後に、酸素によるアッシングや複雑酸と過酸化水素水とを混合した溶液によって上記第2レジストパターン7を全面除去することにより基板1上に被加工限2の所質パターンが得られる(第1図8)。

(発明の効果)

1 … 半 導体 Si 基 板 、 2 … 被 加 工 膜 、 3 … 第 1 レ ジスト 、 4 … 第 1 レジストパターン 、 5 … 第 2 レ ジスト 、 6 … インターレイヤー 、 7 … 第 2 レジス トパターン 。

特許出願人 神電気工業株式会社 代理人 弁理士 菊 池 弘

